PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-350752

(43) Date of publication of application: 04.12.1992

(51)Int.CI.

G06F 13/28

(21)Application number: 03-124216

(71)Applicant: NEC ENG LTD

(22)Date of filing:

29.05.1991


(72)Inventor: HIROMORI HIDESHI

(54) MANAGEMENT SYSTEM FOR DIRECT MEMORY ACCESS TRANSFER AREA

(57)Abstract:

PURPOSE: To change a direct memory access (DMA) transfer area without stopping DMA.

CONSTITUTION: A serial data controller 11 consists of an address register 8 indicating the start address of an information table 14 where plural DMA transfer areas on a line memory 3 are registered, a size register 7 indicating the area size of the information table 14, a top register 8 indicating the start area of areas where DMA transfer preparation is completed in the information table 14, a bottom register 9 indicating the last area of these areas, a receiver 13 which converts reception parallel data to serial data, a system interface 4 which controls interface to a host processor 1, a DMA controller 12 which transfers reception data from the receiver 13 to the DMA transfer area indicated by the information table 14 by DMA transfer, and an internal processor 5 which controls registers 6, 7, 8, and 9, the receiver 13, the system interface 4, and the DMA controller 12.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号

6

特開平4-350752

(43)公開日 平成4年(1992)12月4日

(51) Int,Cl.1

識別記号 广内整理番号

FI

,技術表示箇所

G 0 6 F 13/28

3 1 0 A 7052-5B

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

、特願平3-124216

(22)出類日

平成3年(1991)5月29日

(71)出顧人 000232047

日本電気エンジニアリング株式会社

東京都港区西新橋3丁目20番4号

(72)発明者 廣森 秀史

東京都港区西新橋三丁目20番4号日本電気

エンジニアリング株式会社内


(74)代理人 弁理士 内原 晋


(54) 【発明の名称】 ダイレクト・メモリ・アクセス転送領域の管理方式

(57)【要約】

(修正有)

【目的】DMAを停止させないでDMA転送領域の変更 処理を行う。





(P)

【特許請求の範囲】

【請求項1】 シリアルデータコントローラとホストプ ロセッサとによる管理のメインメモリをダイレクト・メ モリ・アクセス転送を用いて、フレームを受信するダイ レクト・メモリ・アクセス伝送領域の管理方式におい て、前記シリアルデータコントローラは前記メインメモ リ上の複数のダイレクト・メモリ・アクセス転送領域を 登録した情報テーブルの先頭アドレスを示すアドレスレ ジスタと、前記情報テーブルの領域サイズを示すサイズ ・アクセス転送準備が完了した先頭領域を示すトップレ ジスタと、前記情報テーブル内でダイレクト・メモリ・ アクセス転送準備が完了した最後尾領域を示すポトムレ ジスタと、受信パラレルデータをシリアルデータに変換 するレシーパと、前記ホストプロセッサとのインタフェ ースを制御するシステムインタフェースと、受信データ を前記レシーバから前記情報テーブルで示されたダイレ クト・メモリ・アクセス転送領域へダイレクト・メモリ ・アクセス転送するダイレクト・メモリ・アクセスコン トローラと、前記アドレスレジスタ、サイズレジスタ、 ドップレジスタ、ポトムレジスタ、レシーパ、システム インタフェース、ダイレクト・メモリ・アクセスコント ローラを制御する内部プロセッサとを有することを特徴 とするダイレクト・メモリ・アクセス転送領域の管理方 式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ダイレクト・メモリ・ アクセス転送領域の管理方式に関し、特にシリアルデー タコントローラにおけるダイレクト・メモリ・アクセス 30 転送領域の管理方式に関する。

[0002]

【従来の技術】従来、この種のダイレクト・メモリ・ア クセス(以下DMA)伝送領域の管理方式は、ホストプ ロセッサがシリアルデータコントローラに対して複数の 受信DMA転送領域の登録完了後に、転送領域の変更処 理する場合、必ずDMA転送を一時停止する管理方式と なっていた。

【0003】この管理方式では、DMA転送領域への受 信が完了後に使用する次のDMA転送領域を示す情報 40 が、メインメモリ上の一箇所に設定されている為、情報 をホストプロセッサが更新中にシリアルデータコントロ **ーラが参照することを禁止し、誤動作を防ぐことを目的** としていた。

[0004]

【発明が解決しようとする課題】上述した従来のDMA 伝送領域の管理方式では、受信DMA伝送領域を変更の **弥に、一時DMA伝送を停止させなくてはならない為。** 受借DMA起動中に転送領域の変更処理に長時間とる と、受信 DMAがオーバーランを発生し、正常に受信でSO サ1とのインタフェースを制御するシステムインタフェ

きなくなるという欠点がある。

【0005】また、受信DMAオーバーランの発生は、 使用するホストプロセッサの性能に依存しており、受信 データの転送速度を高めるには、高性能のプロセッサが 必要となり受信システムとして高価になるという欠点が ある。

[0006]

【課題を解決するための手段】本発明のDMA転送領域 の管理方式は、シリアルデータコントローラとホストプ レジスタと、前記情報テーブル内でダイレクト・メモリ 10 ロセッサとによる管理のメインメモリをダイレクト・メ モリ・アクセス転送を用いて、フレームを受信するダイ レクト・メモリ・アクセス転送領域の管理方式におい て、前記シリアルデータコントローラは前記メインメモ リ上の複数のダイレクト・メモリ・アクセス転送領域を 登録した情報テーブルの先頭アドレスを示すアドレスレ ジスタと、前記情報テーブルの領域サイズを示すサイズ レジスタと、前記情報テーブル内でダイレクト・メモリ アクセス転送準備が完了した先頭領域を示すトップレ ジスタと、前記情報テーブル内でダイレクト・メモリ・ 20 アクセス転送準備が完了した最後尾領域を示すポトムレ ジスタと、受信パラレルデータをシリアルデータに変換 するレシーパと、前記ホストプロセッサとのインタフェ ースを制御するシステムインタフェースと、受信データ を前記レシーバから前記情報テーブルで示されたダイレ クト・メモリ・アクセス転送領域へダイレクト・メモリ ・アクセス伝送するダイレクト・メモリ・アクセスコン トローラと、前記アドレスレジスタ、サイズレジスタ、 ドップレジスタ。ポトムレジスタ。レシーバ、システム インタフェース、ダイレクト・メモリ・アクセスコント ローラを制御する内部プロセッサとを有している。

[0007]

【実施例】次に、本発明について図面を参照して説明す

【0008】図1は本発明の一実施例を示し、(a)は 本実施例を示すプロック図、(b)は本実施例における メインメモリの構成を示す図である。

【0009】図1において、本実施例はシリアルデータ コントローラ11とホストプロセッサ1とによる管理の メインメモリ 3 をシステムパス 2 を介してダイレクト・ メモリ・アクセス(以下DMA)転送を用いて、フレー ムを受信するシステムで、シリアルデータコントローラ 11は、メインメモリ3上の複数のDMA転送領域を登 録した情報テープル14の先頭アドレスを示すアドレス レジスタ6と、情報テーブル14の領域サイズを示すサ イズレジスタ7と、情報テーブル14内でDMA転送準 **憊が完了した先頭領域を示すトップレジスタ8と、情報** テープル14内でDMA転送準備が完了した最後尾領域 を示すポトムレジスタ7と、受信パラレルデータをシリ アルデータに変換するレシーパ13と、ホストプロセッ 3

ース4と、受信データをレシーバ13から情報テーブル 14で示されたDMA転送領域へDMA転送するDMA コントローラ12と、アドレスレジスタ6. サイズレジ スタ7. トップレジスタ8. ポトムレジスタ9. レシー パ13. システムインタフェース4. DMAコントロー ラ12を内部パス11を介して制御する内部プロセッサ 5とを有して構成している。

【0010】尚、ホストプロセッサ1は、システムパス 2 を経由してメインメモリ3を管理し、シリアルデータ コントローラ11を制御している。

【0011】図1の(b)は、メインメモリ3内の情報 テーブル14とDMA転送領域の関係を示し、情報テー プル14は、メインメモリ3上に確保したDMA転送領 域の個数分のDMA転送領域情報を登録できる機能を有 している。DMA転送領域情報は、DMA転送領域の先 頭アドレスとサイズとを示している。

【0012】図2は本実施例におけるメインメモリ内の 情報テープルの状態を示す、(a)は初期登録状態を示 す図、(b) はフレーム2個を受信完了した状態を示す 図、 (c) は (b) の状態からフレームを 2 個受信完了 20 した状態を示す図である。

【0013】図3は本実施例におけるメインメモリ内の 情報テーブルの状態を示し、(d)は受信不能状態を示 す図、 (e) は (d) の状態から受信可能状態を示す 図、(f)は(e)の状態から受信可能状態を示す図で

【0014】次に、本実施例におけるメインメモリ内の DMA転送領域の状態遺移について図1、図2、図3を

【0015】図2の(a) はメインメモリ3内の情報テ 30 ープル14への初期登録状態を示す図である。この状態 ではメインメモリ3内の5個のDMA転送領域は全て受 信待ち状態であり、トップレジスタ8およびポトムレジ スタ9はともに情報テーブル14の先頭DMA転送領域 情報1を示している。

【0016】図2の(a)の状態で、フレームを2個受 信完了した場合は、情報テーブル14は図2の(b)の 状態に連移する。この状態では、トップレジスタ8が. 情報テーブル14のDMA転送領域情報3の位置に更新 される.

【0017】図2の(b)の状態で、フレームを2個受 信完了した場合は、情報テーブル14は図2 (c) の状 態に遺移する。この状態では、トップレジスタ8が、情 報テーブル14のDMA転送領域情報3の位置に更新さ

【0018】図2の(c)の状態で、フレームを1個受 信完了した場合は、情報テーブル14は図3の(d)の 状態に退移する。この状態は、トップレジスタ8および ポトムレジスタ9の両レジスタは再び情報テーブル14 の先頭の DMA 転送領域情報 $\mathsf{1}$ を示し、登録された全て $\mathsf{50}$ ドレスを示すアドレスレジスタと、情報テーブルの領域

のDMA転送領域を使用したので受信DMA不能状態と

【0019】図3の(d)の状態で、ホストプロセッサ 1が受信済のDMA転送領域2.3の解析が完了して情 報テーブル14に再登録すると、情報テーブル14は図 3の (e) の状態に運移する。この状態では、トップレ ジスタ8は情報テーブル14のDMA転送領域情報1. ポトムレジスタ9は情報テープル14のDMA転送領域 情報3の位置に更新され、DMA転送領域2への受信D 10 MAが可能になる。

【0020】図3の(e)の状態で、ホストプロセッサ 1が受信済のDMA転送領域1、4、5の解析が完了し た情報テーブル14に再登録すると、情報テーブル14 は図3の(f)の状態に遷移する。この状態では、トッ プレジスタ8は情報テーブル14のDMA転送領域情報 1、ポトムレジスタ9は情報テーブル14のDMA転送 領域情報5の位置に更新される。

【0021】図4は本実施例における内部プロセッサの 制御フローを示し、(a)はホストプロセッサが情報テ ーブルのDMA転送領域情報登録直後の受信開始時の流 れ図、(b)は受信完了検出時の流れ図、図5は本実施 例におけるホストプロセッサが情報テーブルを受信中に 更新する際の制御の流れ図である。

【0022】次に、本実施例における内部プロセッサお よびホストプロセッサの情報テーブルの制御について図 1, 図4, 図5を用いて説明する。

【0023】図4、図5においてトップレジスタ8およ びポトムレジスタ9の更新処理は、更新時随時、次のD MAに送領城情報の位置を示すアドレスを算出するもの である。この処理では、アドレスレジスタ 6. サイズレ ジスタ7を参照して最後尾のDMA転送領域情報からの 更新を識別し、最後尾のDMA転送領域情報からの更新 であれば、アドレスレジスタ6の内容に更新する回り込 み処理にて情報テーブル14をサイクリックに使用して いる。

【0024】上記制御過程の結果、ホストプロセッサ1 とシリアルデータコントローラ11は.アドレスレジス タ 6 、サイズレジスタ 7 、トップレジスタ 8 、ポトムレ ジスタ9をインタフェースにして、メインメモリ3内の 40 情報テーブル14を更新している為、メインメモリ3の 同時参照/更新による誤動作がなくなり、ホストプロセ ッサーが受信中にDMA転送領域の追加更新処理の際に DMAを停止する必要がなくなる。

[0025]

【発明の効果】以上説明したように本発明は、シリアル データコントローラとホストプロセッサとによる管理の メインメモリをDMA 転送を用 いて、フレームを受信 し、シリアルデータコントローラ内にメインメモリ上の 複数のDMA転送領域を登録した情報テーブルの先頭ア

5

サイズを示すサイズレジスタと、情報テーブル内でDMA 転送準備が完了した先頭領域を示すトップレジスタと、情報テーブル内でDMA 転送準備が完了した最後尾領域を示すポトムレジスタと、受信パラレルデータをシリアルデータに変換するレシーバと、ホストプロセッサとのインタフェースを制御するシステムインタフェースを制御するDMA 転送するDMA では、そしてアドレジスタ・レシーバ・システムインタ・レジスタ・レシーバ・システムインタ・レジスタ・レシーバ・システムインタール・プロセッサとを有することにより、DMAを停止せずに、DMAを接近域域の変更処理を行い、且つホストプロセッサとを有することにより、DMAを停止せずに、DMAを接近域域の変更処理を行い、且つホストプロセッサととでは、DMAを存止することができる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示し、(a) は本実施例を示すプロック図、(b) は本実施例におけるメインメモリの構成を示す図である。

【図2】本実施例におけるメインメモリ内の情報テープ 20 10 ルの状態を示し、(a) は初期登録状態を示す図、 11

- (b) はフレームを2個受信完了した状態を示す図、
- (c) は (b) 状態からフレームを2個受信完了した状態を示す図である。

【図3】本実施例におけるメインメモリ内の情報テープ

ルの状態を示す、(d)は受信不能状態を示す図、(e)は(d)の状態から受信可能状態を示す図、

(f)は(e)の状態から受信状態を示す図である。

【図4】本実施例における内部プロセッサの制御フローを示し、(a) はホストプロセッサが情報テーブルのDMA転送領域情報登録直後の受信開始要求の流れ図、

(b) は受信検出時の流れ図である。

【図 5】本実施例におけるホストプロセッサが情報テーブルを受信中に更新する際の制御の流れ図である。

【符号の説明】

- 1 ホストプロセッサ
- 2 システムパス
- 3 メインメモリ
- 4 システムインタフェース
- 5 内部プロセッサ
- 6 アドレスレジスタ
- 7 サイズレジスタ
- 8 トップレジスタ
- 9 ポトムレジスタ
- 10 内部コントローラ
- 11 内部パス
- 12 ダイレクト・メモリ・アクセス (DMA) コン

[24]


トローラ

- 13 レシーバ
- 14 情報テーブル

[图1]

DMA 転送機械機能 DMA 転送機械 2 DMA 転送機械 3 DMA 転送 4 DMA 5 DMA 5





(b)

